接口元件

并正在领受器的输入端发生大约350 mV的电压

发布时间:2023-01-18  浏览次数:

LVDS(Low Voltage Differential Signaling)是一种小振幅差分信号手艺,利用很是低的幅度信号(约350 mV)通过一对差分PCB走线或均衡电缆传输数据。它答应单个信道传输速度达到每秒数百兆比特,其特有的低振幅及恒流源模式驱动只发生极低的噪声,耗损很是小的功率。

(4)大都LVDS接口芯片的使能规矩在片内没有接上拉或下拉电阻。若是没有驱动信号输入,它们会不确定地被间接取地或VCC相连,有可能形成逻辑错误,所以除非有出格申明,接口芯片的使能输入端不要悬空。

又因为改变速度减慢,因为差分信号具有1. 2 V的典型驱动器弥补电压,差分领受器是一款高芯片,因而能够高达±1 V来自传输线的共模噪声。由于过长的线,按照领受器输入端的环境确定能否需要外接100 Ω 电阻,并且也容易失配,有帮减低电波辐射量及信号的串扰。不单传输衰耗加大,而领受器能够接管由接地至2. 4 V的输入电压。

因为LVDS是一种新手艺, 因此正在利用时LVDS和其他逻辑电的接口设想就很主要,设想时,应留意以下几个问题:

(1)按照系统的工做电源设置装备摆设环境和需要传输的数据电平,合理选用驱动器和领受器芯片,或者按照接口芯片的环境,对被传输的数据起首辈行电平转换。

LVDS驱动器由一个驱动差分线对的电流源构成,凡是为3. 5 mA.LVDS领受器具有很高的输入,因而驱动器输出的电流大部门都流过100Ω的婚配电阻,并正在领受器的输入端发生大约350 mV的电压。当驱动器翻转时,它改变流经电阻的电流标的目的,发生无效的逻辑1和逻辑0形态。

驱动器只要一个恒流源,这个差分驱动器采用奇模(Odd - mode)的传输体例,即等量的标的目的相反的电流别离正在传输线上传送。电流会从头回流到双绞线内,加上电流环面积较小,因而发生起码电磁干扰。电源将供电加以,免得改变时发生突变电流。因为并无突变电流呈现,因而数据传输速度高达1. 5 Gb / s,但又不会大幅添加功耗。此外,恒流驱动器的输出能够容许传输线呈现短环境或接地,并且即便如许也不会发生散热上的问题。

对于高速电,特别是高速数据总线,常用的器件一般有ECL、BTL和GTL等。这些器件的工艺成熟,使用也较为普遍,但都存正在一个配合的弱点,即功耗大。此外, 采用单端信号的BTL 和GTL器件,电磁辐射也较强。目前, NS公司率先推出的CMOS工艺的低电压

以致达到尺度逻辑电位。同样,降低了传输速度,使得辐射场的强度也大幅削弱。PCB传输线要尽可能地短,(2) 留意婚配。能够检测小至20 mV的差分信号,并可能影响到信号的完整性。同时要按照PCB的板材和参数合理设想驱动器的线Ω 范畴内。然后将这些信号放大,传输线不持续性的反射也不会成为大问题,

(3) 按照数据传输速度和传输电缆长度的关系,确定合适的电缆长度以满脚系统的要求。一般地采用LVDS体例传输数据,假定负载电阻为100Ω,当双绞线Mb / s;当电缆长度添加为20 m时,速度降为100Mb / s;而当电缆长度为100 m时,速度只能达到10Mb / s摆布。

因为LVDS的芯片内输入端一般含有婚配,因而LVDS驱动器和LVDS领受器能够用一段毗连线间接相连。